如何加强信号路径的性能

高精度信号路径图

信号路径的设计为系统设计工程师提供不少可供他们发挥的机会。以设有模拟/数字转换器的信号路径为例来说，工程师进行设计时不但要为传感器提供缓冲，而且还要解决模拟/数字转换器开关电容的输入充电问题，以及要尽量减少系统的噪声源，只要构思的设计能解决这些问题，便可大幅提升系统的性能。今期的信号路径设计专辑将会深入讨论这方面的问题。

为传感器提供缓冲

若传感器无法驱动模拟/数字转换器的电容负载，我们可以利用运算放大器为其提供缓冲。由于许多系统都规定只可采用一个电源供应，因此选用的运算放大器必须采用与模拟/数字转换器相同的电压操作，这一点非常重要。虽然共用供电电压有助精简系统设计及节省成本，但运算放大器因为受供电电压的掣肘，以致其输入及输出的能力无法得到充分的发挥。以 ADC121S101 这类模拟/数字转换器芯片为例

我们选定具备适当输入/输出能力的运算放大器之后，便要考量放大器的增益带宽。若信号源的最高输出低于参考电压，缓冲级便可能需要为其提供增益。若运算放大器配置为单位增益放大器，其频率会受增益带宽积 (GBWP) 所限，以致只能选用 -3dB 频率。由于运算放大器的增益带宽积属于不变的常数，因此我们只要采用增益为 ACL 的闭环配置便可降低放大器的带宽，降幅高达 ACL 倍，其计算公式如下：

例如，若 LMP2011 运算放大器的增益带宽积为 3MHz，而 ACL 增益则设定为 10V/V，那么运算放大器的带宽便可达 300kHz。

由于闭环带宽与放大器的频率同样是 -3dB，放大器若以这个频率操作，其输出是输入值的 70.7%，因此若以 -3dB 频率作为基准衡量，输出振幅的误差会高达 29.3%。模拟/数字转换器的误差以最低有效位 (LSB) 作为计算单位。1 LSB定义为 VREF/2n，定义中的 VREF 是指参考电压，而 n 则是模拟/数字转换器的分辨度。例如，8 位模拟/数字转换器的 1 LSB 是 VREF/256。对于模拟/数字转换器最低有效位准确度必须高达 1/2 LSB的系统来说，8 位模拟/数字转换器的输入增益准确度必须高达 1-1/2n+1，亦即 99.8%。为了保证运算放大器的增益准确度足以满足系统的特定要求，我们必须计算出运算放大器的最高操作频率 (fmax)。以下是这个频率的计算方法：先假定运算放大器的频率大约相当于单极滤波器的频率响应。图 1 所示的曲线图显示增益 (AV) 及 -3dB 频率 (fo) 已按照 1 加以规范化。

以下是这条曲线的公式：

为了确保 8 位系统符合 1/2 最低有效位错误的要求，运算放大器的规范化最高频率 (fmax) 是：

以 8 位的模拟/数字转换器为例来说，若准确度规定为 1/2 最低有效位，运算放大器的实际带宽只有 0.062 x GBWP (增益带宽积)。换言之，若LMP2011 运算放大器的增益带宽积为 3MHz，而且采用的是配合单位增益的配置，那么其实际带宽只有 186kHz。若增益必须超过 1 倍，实际带宽更会进一步下跌。以不同分辨度的模拟/数字转换器来说，1/2 最低有效位错误的规范化最高频率可以根据以下公式计算出来：

运算放大器的频率响应

图1：运算放大器的频率响应