热门关键词:

高速PCB互连设计中的测试技术

    互连设计技术包括测试、仿真以及各种相关标准,其中测试是验证各种仿真分析结果的方法和手段。优秀的测试方法和手段是保证互连设计分析的必要条件,对于传统的信号波形测试,主要应当关注的是探头引线的长度,避免Pigtail引入不必要的噪声。本文主要讨论互连测试技术的新应用及其发展。



    近些年,随着信号速率的不断提升,测试对象出现了显著的变化,不再仅仅局限于传统的利用示波器测试信号波形,电源地噪声、同步开关噪声(SSN)、抖动(Jitter)逐渐成为互连设计工程师的关注重点,一些射频领域的仪器已被应用于互连设计。互连设计中常用的测试仪器包括频谱分析仪、网络分析仪、示波器以及这些仪器所使用的各种探头和夹具,为了适应不断提高的信号速率,这些测试仪器的使用方法发生了显著的变化。本文以这些测试仪器为工具,主要从以下几个方面介绍近年来互连设计测试技术的发展。

    1. 测试的校准方法

    2. 无源器件的建模方法

    3. 电源完整性测试

    4. 时钟信号抖动的测试方法

    在文章的最后,还将结合刚刚结束的DesignCon2005大会对未来测试技术的发展作简要介绍。

    校准方法

    在三种常用的测试仪器中,网络分析仪的校准方法最为严谨,频谱分析仪次之,示波器的校准方法最为简单。因此,我们这里主要讨论网络分析仪的校准方法。网络分析仪常用的校准方法有三种,Thru、TRL和SOLT。三种方法的特性如表1所示。



    方法有三种,Thru、TRL和SOLT。

    Thru的实质是归一化,校准时网络分析仪记录夹具的测试结果(S21_C),在实际测试中,直接将测试结果(S21_M)与S21_C相除,即得到待测件的测试结果(S21_A)。Thru校准忽略了测试夹具中的不匹配造成的反射以及空间中的电磁耦合,因此,它的校准精度最低。在仅测试S21,而且测试精度要求不高的情况下可以使用该校准方式。

    在PCB等非Coaxial结构中,有时需要对走线、过孔、连接器等的特性做测试。在这种情况下,测试仪器供应商没有提供标准校准件,而且测试人员也很难在测试校准端口做出良好的开路、短路、匹配负载等校准件,因此,不能做传统的SOLT校准。利用TRL校准的优点是不需要标准校准件,可以将测试校准端口延伸至所需要的位置。目前TRL校准在PCB结构测试中的使用已经比较广泛。

    SOLT通常被认为是标准的校准方法,校准模型中共有12个校准误差参数,通过使用短路、开路、负载和直通对各种误差做校准计算。由于测试仪器供应商通常仅提供Coaxial校准件,所以在非Coaxial结构,无法使用SOLT校准方法。

    以上三种校准方法都可以利用信号流图的方式做详细的分析,其中各个误差参数在信号流图中均有对应参数。通过信号流图,可以很清楚的了解各种校准方法的误差敏感度,从而了解实际测试的误差范围。这里需要提出的一点是,即使是标准的SOLT校准方法,在校准模型中也忽略了五个误差参数。通常情况下,这五个误差参数不会影响校准精度。但在使用时如果不注意校准夹具的设计,会出现无法校不准的现象。

    频谱分析仪内部提供一个标准源供校准使用,校准时只需要将内部标准源通过测试夹具与输入端口相连即可,校准所需时间约为10分钟。示波器的校准则更为简单,将探头连接至内部标准源,确认即可,校准所需时间约为1分钟。

    无源器件的测试和建模

    随着信号速率的不断升高,无源器件在信号链路中的作用越来越重要,系统性能仿真分析准确与否,往往决定于无源器件的模型精度。因此,无源器件的测试和建模逐渐成为各个设备供应商的互连设计中的重要组成部分。常用的无源器件有以下几种:

    1. 连接器

    2. PCB走线及过孔

    3. 电容

    4. 电感(磁珠)

    在高速信号完整性设计中,连接器对信号链路的影响最大。对于经常使用的高速连接器,通常的做法是按照TRL校准方法做校准夹具,对连接器进行测试建模,供仿真分析使用。PCB走线及过孔的测试建模方法与连接器相类似,也使用TRL校准将测试端口移至所需位置,然后测试建模。



    电容模型在信号完整性分析中有应用,更主要的应用在电源完整性分析中。业界常用的电容建模仪器是阻抗分析仪和网络分析仪,分别适用于不同频段,阻抗分析仪适用于低频段,网络分析仪适用于高频段。如果具体实际测试中使用网络分析仪做电源完整性测试,建议在电容建模的全频段均使用网络分析仪,以保证建模和应用的一致性。由于电容的阻抗较小,在使用网络分析仪建模时,通常使用并联方式。目前业界在电容建模中没有解决的问题是如何消除夹具与电容之间的互耦,以减小夹具对建模结果的影响。

    在传统的电源设计中,经常会使用电感(磁珠)对电源做隔离,以减小噪声干扰。而实际设计中,经常会出现去除隔离电感(磁珠),电源地噪声反而减小。这是由于电感(磁珠)与其它滤波器件产生谐振。为了避免这种情况的发生,有必要对电感(磁珠)建模并仿真以避免谐振。业界常用的电感(磁珠)建模方式也是采用网络分析仪,具体方法与电容建模相类似,不同之处在于电感(磁珠)建模时采用串联方式,电容建模时采用并联方式。

    上面的几种无源器件的建模主要应用在信号完整性和电源完整性方面,近些年EMI的仿真分析正逐步发展,关于EMI无源器件的测试建模也逐渐成为互连设计的重点。如图1所示为电容的阻抗曲线。
    上一篇:没有了
    下一篇:没有了
声明:CEPARK已尽力确保内容的准确性,但因业务发展和技术服务的需要,有关内容可能会根据实际情况随时更新或者修改,恕不另行通知,不便之处敬请谅解!
    社区指南
    电子园-电子工程师自己的网络社区家园!
      个人空间
      迷你博客,轻松完成日志发布,管理相册;展示个性自我
      小组话题
      兴趣小组,热点话题,加入您感兴趣的话题讨论小组,一起交流吧
      轻松分享
      最新资讯,热门话题与好友一起分享信息,他评论感兴趣的话题
      真实交友
      实名认证,真实交友,还可以轻松快捷的了解好友动态
      好友邀请
      邀请您身边的好友,朋友,同事一起加入欢乐圈