摘要: 对集成芯片中一种常用单元电路——全加器, 进行了结构和时延性能分析。通过运用布
尔代数基本定律、定理, 对全加器和函数进行全面处理, 提取和函数最优化函数式。根据优化函数
式, 设计了高速全加器单元电路。这种电路与传统全加器单元电路相比, 不仅结构简单, 有利于集
成, 同时, 由于电路传输延迟时间小, 运算速度快。

本站统一解压缩密码:www.cepark.com